PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-289306

(43)Date of publication of application: 27.10.1998

(51)IntCI.

GO6T 1/60 GO6F 3/153 GO6F 12/02

G09G 5/00 G09G 5/18

(21)Application number: 09-093426 (22)Date of filing:

(71)Applicant: 11.04.1997

HITACHI LTD

(72)Inventor:


MORITA KEISUKE

(54) MEMORY CONTROL DEVICE

(57)Abstract:

is performed synchronously with an external timing signal via a memory controller and no time lag is caused in a period covering the start of the external timing signal through the output of port data in a port data output mode. SOLUTION: Plural surfaces of data buffers are prepared at an I/O port part 62 and recognition part to recognize the change of a control register contained in a host

perform the mutual transfer of data. A scan control part 64 includes a change I/F 65, and a start control part produces a pre-read memory read sequence start signal. Furthermore, the I/F 65 includes a change control register and a change control part to change the output of the control register synchronously with the change control register and an external timing signal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-289306

(43)公開日 平成10年(1998)10月27日

(51) Int.Cl. ⁸				FI				
•	1/00	19703 517		G06F	15/64		450E	
G06T	1/60	0.0.0			3/153		336A	
G06F	3/153	3 3 6			12/02		580	
	12/02	580					550R	
G 0 9 G	5/00	5 5 0		G09G			5 5 0 K	
	5/18				5/18			
	0,10		審查請求	未請求 請	求項の数 3	OL	(全 7 頁)	最終頁に続く
(21)出願番号		特顧平9-93426 平成9年(1997)4月11日		(71)出願人 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 (72)発明者 森田 恵介 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器事業部内				
				(74)代理			(勝男	

(54) 【発明の名称】 メモリコントロール装置

(57)【要約】

【課題】メモリコントローラで外部タイミング信号17に同期して、データの入出力が行われず、ポートデータ出力時に、外部タイミング信号17の起動から、ポートのデータ出力までタイムラグが発生する。

【解決手段】 I / Oポート部62に、複数面のデータバッファを設け、交互転送を行い、スキャンコントロール部64にホスト I / F 65内の制御レジスタの変更を認識する変化認識部を置き、起動制御部が、先読みメモリリードシーケンス起動信号を発生する。さらに、ホスト I / F 65内に変更制御レジスタ、変更制御部を置き、変更制御レジスタと外部タイミング信号に同期し、制御レジスタ出力を変化する。




図 6

1

【特許請求の範囲】

【請求項1】画像などの大量データを高速に取り扱う大規模メモリを用いた画像処理システム等における複数の入出力メモリポートを持つ場合のメモリコントロール方式において、

データポートインタフェース部の I / Oポート部と、メ よび、ホストプロセッサの制御によりメモリ使用定形域 たメモリのアドレス制御を行うアドレスシーケンス部と、上記 I / Oポートの起動に従い、メモリ、および、 もので、一般に、スキャンコントロール部 1 3には外部と、ホストプロセッサの制御によりメモリ使用矩形域や 10 メモリ先頭位置、各種アドレス変換等の情報を保持する メモリニュール部 1 1 には外部演算・処理回 路 1 6 を接続する。スキャンコントロール部 1 3 に接続 は 1 6 を接続する。スキャンコントロール部 1 3 に接続 は 1 6 を接続する。スキャンコントロール部 1 3 に接続 なれる外部タイミング信号 1 7 に従って、 I / Oポートントローラに対し、

入出力データの連続性を確保し、リアルタイムにデータ ミング 転送, 処理を可能とするために、上記メモリのデータ転 おけて 送幅に準じ、複数面のデータバッファを置いた上記 I / ド) 関 Oポート部と、それぞれのバッファのリード、および、 トのライト転送の切替制御を外部タイミング信号によりリア スト I ルタイムに制御するスキャンコントロール部により構成 に可能 したメモリコントローラを含むことを特徴とするメモリ 20 する。コントロール装置。

【請求項2】請求項1において、外部メモリリードタイミング信号に同期して、データ転送をリアルタイムに実行するため、上記スキャンコントロール部に対し、ホスト1/F部内の制御レジスタより与えられるメモリ使用矩形域やメモリ先頭位置、各種アドレス変換等の各メモリ制御情報が変更したことを認識する変更認識部を持ち、また、その変更認識部により、変更時の外部メモリリードタイミング信号の制御に無関係に、メモリライトシーケンスを起動し、請求項1の1/Oポート部データ 30パッファに先行転送するという機構を持つ、スキャンコントロール部により構成したメモリコントローラを有するメモリコントロール装置。

【請求項3】請求項1において、外部メモリリードライトタイミング信号の起動停止に関係することなく、ホストI/F部内の制御レジスタ群の変更をホストプロセッサ側より、随時可能にするために、ホストI/F部の制御レジスタの各出力にさらにハード出力レジスタを置き、また、制御レジスタ内にこのハード出力レジスタを制御するレジスタ、または制御レジスタ群の変更を監視40する変更監視部を設け、外部メモリリードライトタイミング信号と、変更監視部により決定付けられるハード出力レジスタを制御する変更制御部を置いた、スキャンコントロール部、および、ホストI/F部により将成したメモリコントローラを有するメモリコントロール装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はメモリコントロール 装置に関する。

[0002]

2

【従来の技術】従来の技術は、図1に示すように、デー タポートインタフェース部 I /Oポート部 1 1, メモリ のアドレス制御を行う、アドレスシーケンス部12、複 数I/Oポートの起動に従い、メモリ、および、I/O ポートの制御を行う、スキャンコントロール部13、お よび、ホストプロセッサの制御によりメモリ使用矩形域 やメモリ先頭位置,各種アドレス変換等の惰報を保持す る制御レジスタを持つホストI/F部14より檘成する もので、一般に、スキャンコントロール部13には外部 路16を接続する。スキャンコントロール部13に接続 される外部タイミング信号17に従って、I/Oポート 部11からデータの入出力を行うが、必ずしも外部タイ ミング信号17に同期して、データの入出力が行われる わけではない。また、ポートデータ出力(メモリリー ド) 時には、外部タイミング信号17の起動から、ポー トのデータ出力までタイムラグが発生する。さらに、ホ ストI/F部14内の制御レジスタの変更は、随時任意 に可能ではなく、外部タイミング信号17の動作に依存

[0003]

【発明が解決しようとする課題】従来技術では、画像処理システムなどに、本メモリコントローラを適用した場合、扱う入出力のポート数が増加してくるに従い、外部からのコントロール信号のタイミングでデータのリード・ライトを制御することは不可能となる。また、制御レジスタに随時任意にアクセス不可であるため、ソフト作成上の制約が発生する。

【0004】画像データのように、連続してデータの入出力を行う場合には、リード・ライトを連続的に行うことができない、または、入力制御信号に対してタイミングがずれるなどの問題が発生する。

【0005】この問題は、例えば、画像処理における画像データでは、データ抜けや、誤差となって現れるため、外部制御信号に従った入出力を行うための対策が必要である。これは、メモリアクセスのパフォーマンスを飛躍的に向上できれば解決できるが、これは容易ではない。

[0006]

40 【課題を解決するための手段】そこで、上記問題を解決するための手段として、図1に示すメモリコントローラで、まず、ホストプロセッサ側からホストI/F14を通じてポートデータの入出力を起動するが、この時、ポートデータインタフェースとなるI/Oポート部11を2面以上のバッファにより構成する。このI/Oポートバッファ構造をポートデータ出力側を図2にポートデータ入力側を、図3にそれぞれ示す。図2はバッファを2面設けた場合の図で、送信バス上にメモリのデータ転送幅に準じ、データバッファ21、および、データバッフェ2を接続する。各データバッファは、図1のスキャ

3

ンコントロール部13からライト信号を受け、ライト信 号セレクタ部26で、データバッファ21、または、デ ータバッファ22にライト信号を発生する。データバッ ファ21にデータが転送された場合、そのデータはシフ トクロック27によって、順次ポートデータ出力制御部 23に送信する。この送信中に、引き続き、該当外部タ イミング信号が有効である場合には、次の、送信バス2 8上のデータをデータバッファ22に転送するようライ ト信号セレクタ部26を制御する。ポートデータ出力制 御部23では、バッファ容量に従いポートデータ出力2 10 9への転送をリードカウンタ24によりカウントし、バ ッファ容量分の読み出しを完了すると、セレクタ25を 切替えて、引き続きデータバッファ22のデータを転送 し始める。この時点でデータバッファ21を解放し、エ ンプティ信号210をポートデータ出力制御部23より 発生する。同様に、I/Oポートデータ出力について も、図3に示す通り、2面のバッファを持たせてポート 入力データを制御する。ただし、入力データの場合は、 メモリのパフォーマンスや、内部データ転送の速度に応 じて3面以上のバッファを置き、これを同様に制御す る。これらにより、送信受信データの連続性が確保さ れ、外部タイミング信号に対するタイミングのずれが解 消される。

【0007】次に、図1に示すメモリコントローラの、 スキャンコントロール部13で、メモリのリードシーケ ンスを起動する信号を生成する起動制御部を置く。これ を図4に示す。従来のポートデータ出力の起動, 停止 は、外部タイミング信号に対してのみ行われるのに対 し、ここでは制御レジスタよりメモリ制御惰報を起動制 御部41に入力する。起動制御部41では、ホストI / 30 出す、すると、ホストI / F 6 5 内の変更制御部より、 F部からのメモリ制御情報、すなわち、メモリ先頭アド レスや、メモリ読み出し領域、および、各種アドレス変 換などを変化認識部42に入力する。変化認識部42で は、各メモリ制御情報の何れかが変化したことを認識す ると、これをリード信号起動制御43に入力する。リー ド信号起動制御43では、外部タイミング信号45の起 動タイミングに加え、変化認識部42からの信号変化に よってもメモリリードシーケンス起動46信号を発生す る。この信号は、外部タイミング信号と無関係に出力す る。これにより、外部リードタイミング信号の発生に同 40 期して、I/Oポート部データ出力ポートより取り出せ ることが可能となる。

【0008】次に、図1に示すメモリコントローラの、 ホストI/F部14における詳細を図5に示す。ホスト I/F部51の制御レジスタ52の各出力に、出力ラッ チ(ハード出力レジスタ)54を置き、また、制御レジ スタ52に、出力ラッチ54を制御するためのレジス タ,変更制御レジスタ53を置く。変更制御レジスタ5 3に書かれた情報は、変更制御部55に送られる。ここ で、変更制御部55にはスキャンコントロール部57よ50 バッファに次の送信データを書き込む。以上の動作を、

り外部タイミング信号58から生成する一括変更信号5 9を入力し、変更制御部55で、変更制御レジスタ53 の有効時に一括変更信号59が解除されると、出力ラッ チ54を解放させる。これにより、外部メモリリードラ イトタイミング信号の起動停止に関係することなく、ホ ストI/F部内の制御レジスタ群の変更をホストブロセ ッサ側より、随時可能にする。このような手段を用いる と、メモリコントローラはメモリアクセスのパフォーマ ンスを向上することなく、連続データ転送を保持した上 で、多ポート化,外部タイミング信号のリアルタイム対 応、および、制御レジスタの随時リードライトが実現可 能となる。

[0009]

【発明の実施の形態】以下、図面を用いて本発明の実施 内容を説明する。

【0010】本発明のメモリコントローラの全体図を図 6に示す。図6は、実施例として、I/Oポートに出力 データポートを二系統、入力データポートを一系統とし て、I/Oポート内のパッファを二面としてそれぞれ樽 成したものである。

【0011】図6のメモリコントローラ61は、1/0 ポート部62,アドレスシーケンス部63,スキャンコ ントロール部64、および、ホスト I /F部65により 構成される。

【0012】まず、ポートデータ出力時の動作を説明す る。まず、起動の前に、ホストI/F65の制御レジス タ群にメモリ使用矩形域やメモリ先頭位置,各種アドレ ス変換等の情報をそれぞれライトする。その後、制御レ ジスタ内の変更制御レジスタにアクセスし、変更要求を 出力ラッチにラッチ信号を伝達し、この時点で制御レジ スタ群の情報を、他の各ブロックに伝達する。この時、 出力ラッチの変更をスキャンコントロール部64に送 り、スキャンコントロール部64内でこれを受けて、メ モリリードシーケンスを起動する。すると、制御レジス タの内容に応じて、アドレスシーケンス部63が、該当 ポートのアドレスを発生し、スキャンコントロール部6 4 内で外部メモリに対して、リードシーケンスを開始 し、I/Oポート部62内のバッファに順次送信データ を警く。この後、ポートデータ出力の外部タイミング信 号を起動すると、起動から遅れることなく(起動信号の 次のポートクロック)、ポートデータ出力より、データ が順次転送される。この転送が1/〇ポート部62の二 面パッファの一方が終了すると、1ポートクロックの間 に出力バッファを切替え、連続的に、ポートデータ出力 を実行する。この時、バッファ転送終了信号を、スキャ ンコントロール部64に転送し、これを認識して、再び スキャンコントロール部64内で外部メモリに対して、 リードシーケンスを開始し、I/Oポート部62の空き 5

外部タイミング信号の起動中繰り返すことにより、I/ Oポートの連続リード、外部リードタイミング信号に対 するリアルタイムデータ出力,随時レジスタR/Wを実 現することが可能となる。また、外部タイミング信号の 起動中に、ホストI/F65の変更制御レジスタにアクセ スされても、外部タイミング信号が停止するまで、制御 レジスタ群の情報を、他の各ブロックに伝達することは なく、外部タイミング信号が停止後、一斉に伝達され

る。まず、出力時と同様に、制御レジスタ群,変更制御 レジスタ、を順にアクセスし、この後、ポートデータ入 力の外部タイミング信号を起動すると、1ポートクロッ ク後より、順次、ポート入力データを、I/Oポート部 62内のバッファにポートクロックに合わせシフトして いく。片側のバッファがフル状態になると、出力時と同 様に1ポートクロックの間に入力バッファを切替え、連 続的にポートデータ入力を実行する。この時、バッファ 転送終了信号をスキャンコントロール部 6 4 に転送し、 これを認識して、スキャンコントロール部64内で外部 20 メモリに対してライトシーケンスを開始し、フル状態と なったバッファのデータを、外部メモリに転送する。以 上の動作を外部タイミング信号の起動中繰り返すことに より、I/Oポートの連続ライト,外部ライトタイミン グ信号に対するリアルタイムデータ入力、随時レジスタ R/Wを実現することが可能となる。

【0014】これまで述べた、受信送信動作を多ポート かつ非同期にて実施しても、I/Oポート部62のデー タバッファをポート数やメモリのパフォーマンスに合わ せて多バッファ榕成とすることで、上記の機能を実現で 30

【0015】この発明のメモリコントローラを実際に画 像処理システムに適用した例を以下、図7を用いて説明

【0016】図7は二系統の画像入力系、および、二系 統の画像表示系を持つ画像処理システムで、二入力はそ れぞれ画像処理プロセッサ74に入力され、その処理結 果がメモリコントローラ71にそれぞれ入力する形とな る。また、メモリ72から読み出したデータを画像処理 プロセッサ74に返すバスをそれぞれ2本持っている。 40 表示側では、メモリ72の画像データをテレビ等の表示 機構に接続するための表示制御部75に対し、それぞれ 出力ポートが接続されている。そして全体の入出力タイ ミングを制御するタイミング制御部73が、各ブロック に対して入力データ取り込み、メモリアクセス、およ び、表示系への出力タイミングの制御を行う。このよう に、画像メモリコントローラ71に対し、合計8ポート の入出力が接続されるわけであるが、二入力の画像が同 時に入り、それぞれの画像処理プロセッサで画像の前処 理や空間処理,縮小拡大といった三次元的なものを含む 50 6

処理を行い(このため、メモリ側からニポートの入力が 必要)、この画像処理と平行して、取り込みデータ、も しくは、画像処理結果、または別にメモリに保持してい る画像データを二つの表示系に転送する必要がある。さ らに、一般的には、NTSCに代表される、ビデオ信号 に準拠したデータ転送を行う場合が多い。例えば、NT SCの場合は、画像の横方向1ライン分640データを 連続して転送する必要が生じる。以上の条件下では、デ ータのずれや、抜けなどが生じると、画像処理プロセッ 【0013】次に、ポートデータ入力時の動作を説明す 10 サ74では、画像上の同一位置の画案における演算など が成立しなくなり、TV等の表示では、目で認識できる ようなずれ、抜けなどが生じる可能性があり、リアルタ イム処理を犠牲にしない限り、誤差が入り込む余地のあ るシステム榕成となる。しかし、これまでに述べた発明 メモリコントローラを使用すれば、リアルタイム性を損 なうことなく、誤差の生じない画像間演算が可能とな り、また、この画像プロセッサの動作が表示側に影響を 及ぼさない構成を組むことが可能となる。

【0017】以上により、誤差の生じない画像処理シス テムを構築することが可能となる。

[0018]

【発明の効果】本発明のメモリコントロール装置によれ ば、I/Oポートの連続リードライト,外部リードライ トタイミング信号に対するリアルタイムデータ出力,随 時レジスタR/Wを実現することが可能となり、大量デ ータをリアルタイムで連続的に処理する必要がある装置 で、そのメモリに対して、多数のポートが必要になる場 合にも、メモリに対するパフォーマンスを向上すること なく、リアルタイム性を保持しつつ、連続したデータを リード・ライトできること、またソフト上の制約をなく して随時R/Wをそれぞれ可能にしており、内部周辺回 路の単純化が図れるとともに、画像処理では、今日のビ デオレートの高速化や、画像処理の複雑化,複数入出力 ポートの必要性などにも対応可能なシステムを桁築する ことができる。

【図面の簡単な説明】

【図1】従来例を示すブロック図。

【図2】 I / Oポートバッファ構造(メモリリード・ポ ート出力) の説明図。

【図3】 I / Oポートバッファ構造(メモリライト・ポ ート入力) の説明図。

【図4】起動制御部のブロック図。


【図 5】制御レジスター括変更部のブロック図。

【図6】本発明の全体構成を示すブロック図。

【図7】画像処理システム適用例のブロック図。


【符号の説明】

6 1 …メモリコントローラ、6 2 … I /Oポート部、6 3…アドレスシーケンス部、64…スキャンコンドロー ル部、65…ホストI/F部。




[図2]


図 2



【図3】


図 3





[図6]

図 6



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

G06F 15/64

450H